Ang disenyo ng PCB ay ang proseso ng pagsasalin ng electronic circuit schematic sa isang pisikal na layout ng board na maaaring gawin. Tinutukoy ng taga-disenyo kung saan nakaupo ang bawat bahagi, kung paano ikinokonekta ng mga bakas ng tanso ang mga ito, gaano karaming mga layer ang kailangan ng board, at kung anong mga materyales at pagpapaubaya ang dapat matugunan ng fabricator. Ang output ay isang hanay ng mga Gerber file — ang industriya-standard na format na nagtutulak ng mga automated na kagamitan sa paggawa.
Ang tapos na PCB ay higit pa sa wiring diagram na ginawang permanente. Ito ay isang mekanikal na istraktura, isang thermal management system, at isang electromagnetic na kapaligiran nang sabay-sabay. Ang isang mahusay na idinisenyo na mga ruta ng board ay nagse-signal nang malinis, nagpapalabas ng init nang mahusay, at pumasa sa pagsubok sa EMC. Ang isang hindi maganda ang disenyo ay maaaring gumana sa bench ngunit nabigo sa field dahil sa ingay, crosstalk, o mga isyu sa integridad ng kuryente na lumilitaw lamang sa ilalim ng mga tunay na kondisyon ng operating.
Bago buksan ang anumang tool ng EDA, kailangang maging komportable ang isang taga-disenyo sa ilang mga pangunahing konsepto na namamahala sa bawat desisyon na ginawa sa panahon ng layout.
Binubuo ang mga PCB ng alternating copper at dielectric (insulating) layer na pinagsama-samang nakalamina. Ang mga simpleng disenyo ay gumagamit ng 2 layer; ang mga board na may mas mataas na density ng bahagi o mas mahigpit na mga kinakailangan sa integridad ng signal ay gumagamit ng 4, 6, 8, o higit pa. Ang bawat layer ay nagsisilbi ng isang tungkulin — pagruruta ng signal, ground reference, o pamamahagi ng kuryente — at ang pagkakaayos ng mga layer na ito ay tinatawag na stackup.
Sa mataas na frequency, ang isang tansong bakas ay kumikilos bilang isang linya ng paghahatid. Nito katangian impedance — tinutukoy ng lapad ng bakas, kapal ng tanso, dielectric constant, at distansya sa pinakamalapit na reference plane — ay dapat tumugma sa source at load impedance upang maiwasan ang mga reflection. Karamihan sa mga digital na interface ay nagta-target ng 50 Ω single-ended o 100 Ω differential. Ang paglihis sa mga halagang ito ay nagdudulot ng pagkasira ng signal na lumalala sa dalas.
Ang bawat kasalukuyang signal ay may landas ng pagbabalik. Sa matataas na frequency, ang return current na iyon ay direktang naglalakbay sa ilalim ng signal trace sa pinakamalapit na reference plane — hindi sa pinakamaikling DC path. Nakakaabala sa landas na ito pabalik , halimbawa sa pamamagitan ng pagruruta ng isang bakas sa isang plane split o isang slot, pinipilit ang return current na lumihis at lumilikha ng loop antenna na nagpapalabas ng EMI. Ang pagpapanatiling tuluy-tuloy ang mga reference na eroplano sa ilalim ng high-speed na pagruruta ay isa sa mga pinakamaimpluwensyang desisyon sa layout na ginagawa ng isang taga-disenyo.
Ang proseso ng disenyo ng PCB ay sumusunod sa isang pare-parehong pagkakasunud-sunod anuman ang pagiging kumplikado ng board. Ang paglaktaw sa mga hakbang — partikular na ang mga maagang pagsusuri sa disenyo — ay karaniwang nagreresulta sa mga magastos na respin.
Ang 6 na layer na stackup ay ang pinakapraktikal na pag-upgrade mula sa isang 4 na layer na board kapag ang isang disenyo ay nagsasangkot ng mga high-speed na interface, siksik na BGA routing, o mahigpit na mga kinakailangan sa EMI. Ang mga karagdagang layer ay nagbibigay-daan sa mga dedikadong reference plane na i-bracket ang mga panloob na layer ng signal, na lumilikha ng isang kontroladong stripline na kapaligiran na nagpapababa ng radiation at crosstalk.
Isang karaniwang 6 na layer arrangement para sa isang 1.6 mm FR-4 board:
| Layer | Function | Karaniwang Paggamit |
|---|---|---|
| L1 (Itaas) | Signal | Paglalagay ng bahagi, microstrip routing |
| L2 | Ground Plane | Pangunahing sanggunian para sa L1 at L3 |
| L3 | Signal | High-speed na stripline: DDR, USB, PCIe, mga orasan |
| L4 | Power Plane | Pangunahing pamamahagi ng kapangyarihan |
| L5 | Signal | Kontrolin ang mga signal, bus, mas mababang priyoridad na lambat |
| L6 (Ibaba) | Signal | Mga pangalawang bahagi, mga konektor |
Sa L2 bilang ground at L4 bilang power, ang Layer 3 ay nakaupo sa isang tunay na stripline configuration — na nasa pagitan ng dalawang reference na eroplano — ginagawa itong tamang tahanan para sa pinaka-sensitive na signal. Ang manipis na prepreg sa pagitan ng L1 at L2 (karaniwang 3–4 mil) ay nagpapanatili ng 50 Ω na mga lapad ng bakas na maaabot sa humigit-kumulang 4–5 mil, na tugma sa mga karaniwang proseso ng paggawa.
Kahit na ang mga board na mahusay na dinisenyo ay paminsan-minsan ay dumarating mula sa katha na may mga depekto, o nabigo pagkatapos ng pagpupulong. Ang isang structured na proseso ng pag-troubleshoot — sa halip na random na pagpapalit ng bahagi — ay mas mabilis na nakakahanap ng mga pagkakamali at iniiwasan ang pinsala sa collateral.
Sa ilalim ng magnification, suriin ang board para sa mga solder bridge sa mga fine-pitch na IC, malamig na mga joint (mapurol at butil sa halip na makinis at makintab), nawawala o nakabaliktad na mga bahagi, at anumang nakikitang bakas na pinsala. Ang isang makabuluhang proporsyon ng mga depekto sa pagpupulong ay makikita bago ang anumang instrumento ay kailangan.
Bago ilapat ang buong kapangyarihan, sukatin ang resistensya mula sa bawat power rail patungo sa lupa gamit ang isang multimeter. Ang isang mababa o malapit sa zero na pagbabasa ay nagpapahiwatig ng isang maikli - ang mga karaniwang sanhi ay kinabibilangan ng mga solder bridge, mga nasirang capacitor, o isang reverse polarized na bahagi. Kapag malinaw na, ilapat ang kapangyarihan sa pamamagitan ng kasalukuyang limitadong bench supply na itinakda sa itaas lamang ng inaasahang pagkonsumo. Isang bumabagsak na riles sa ilalim ng pagkarga tumuturo sa isang overloaded regulator o isang shorted downstream component.
Kung kumpirmadong mabuti ang mga riles, gumamit ng oscilloscope upang suriin ang mga signal ng orasan, i-reset ang mga linya, at aktibidad ng bus ng komunikasyon. Ang mga nawawalang orasan, stuck reset lines, o malformed SPI/I2C/UART waveforms bawat punto sa isang partikular na lugar ng pagkabigo. Ang logic analyzer ay mas mahusay kaysa sa isang oscilloscope para sa pagkuha ng multi-signal digital bus behavior sa paglipas ng panahon.
Kung ang pagsubaybay sa signal ay naghihiwalay ng pinaghihinalaang bahagi, ang mga pagsukat ng in-circuit resistance (na may power off) ay maaaring makumpirma na bukas o shorted junction sa mga passive. Para sa mga IC, ang paghahambing ng mga boltahe ng pin laban sa talahanayan ng mga kundisyon sa pagpapatakbo ng datasheet ay mabilis na nagpapaliit kung ang device ay tumatanggap ng tamang supply, reference, at nagpapagana ng mga signal. Kapag nakumpirmang may sira ang isang bahagi, palitan ito ng isang kilalang-magandang bahagi bago gumawa ng mga konklusyon — ang pagpapalit ng isa pang bahagi mula sa parehong potensyal na may sira na batch ay walang malulutas.